新思使创意电子ARM处理器频率达到1GHz

日前，新思科技与创意电子宣布，创意电子采用新思科技Galaxy.实作平台(Implementation Platform) 中的关键工具IC Compiler，让ARM. Cortex.-A9 MPCore.双核心处理器达到超过1 GHz频率效能。新思科技的高效能Galaxy设计实作解决方案，能以最低功耗达到超过1 GHz频率的效能，同时降低设计时程的风险。

本文引用地址：创意电子总经理赖俊豪表示：“身为弹性客制化IC领导厂商，我们服务的客户需要面对竞争激烈的智能电子产品市场。对客户而言，效能、功耗和上市时程是胜出的关键。而利用新思科技的先进工具技术，结合我们在先进工艺和低功耗设计上的专业能力，得以强化我们的服务并满足客户需求。”

创意电子设计服务处处长李宏俊表示：“在设计高阶处理器时，我们在提高时钟频率上，曾面临到许多挑战，而促使我们采用IC Compiler。搭配新思科技Design Compiler. 的拓朴绘图技术(topographical)，IC Compiler的快速设计收敛功能可协助我们达成目标频率并及时投片。在40奈米及28奈米高阶处理器固化上，我们已经统一采行IC Compiler解决方案。”

即将应用于高阶数字电视芯片, 规模达到500万逻辑闸, 内含双内核的ARM Cortex-A9处理器，是采用台积电40奈米低功耗制程，在未使用超电压(overdrive voltage)的情况下，变异最大制程条件(worst process corner)的时钟频率仍可达到1 GHz，而一般制程条件则可达1.3 GHz。创意电子使用新思科技Galaxy实作方法，克服了为达到上述时钟频率与功耗水平所衍生的设计挑战，其中包括：

高效能设计深受存贮器摆设位置的影响，常使得存贮器与处理器之间所需的资料存取时间很难达到预期频率。

为达到较佳频率与可绕线度(routability)，使用寄存器库(register bank)时必须仰赖结构性置放技术的支援。

当芯片使用率超过80%时，必须从一开始就考量时序(timing)与绕线壅塞(congestion)，并整合设计综合(synthesis)到布局与布线(place and route)所有步骤。

时脉偏离(skew)与推迟(latency)仰赖良好的时脉分配网络。

创意电子的Galaxy实作流程重点包括：

通过Design Compiler 拓朴绘图技术为IC Compiler实体实作(physical implementation)创造较佳的初始网表(netlist)。

利用IC Compiler之宏指令放置设计规划技术及物理数据路径技术，达成最佳的寄存器库置放。

使用PrimeTime.达成实作与静态时序分析 (static timing analysis)间的紧密关联性，以达到高效能、低功耗及符合预期的结果。

新思科技设计实作事业群资深副总裁暨总经理Antun Domic表示：「就高效能处理器设计而言，新思科技的IC Compiler是业界广为认可的使用工具。我们持续不断的精进优化以提供高时钟频率、同时消耗最低功耗的技术。此次与创意电子的合作，在流片过程中成功地达到超过1 GHz频率的效能，显见我们的技术带来致胜的结果。」

22 Ruby 异常捕获

09 Python 数据类型详细篇：布尔值

02 C 语言的程序结构